課程描述
嵌入式本課程課程主要幫助學(xué)員進行 cpld/fpga 的系統(tǒng)學(xué)習(xí)，以工程實踐為例，深入探討目前業(yè)界*、*的器件，講授業(yè)界*秀的集成環(huán)境，最簡潔的開發(fā)流程，和業(yè)界*的軟處理技術(shù)。每次課程都配有相關(guān)實驗，通過實驗，學(xué)員可以更好的理解消化課堂知識，工程實踐水平會得到迅速提高.在整個培訓(xùn)過程中,項目都貫穿始終。
服務(wù)對象
1、fpga系統(tǒng)的軟件和硬件開發(fā)工程師 ;
2、各大專院校、中等專業(yè)學(xué)校工科類專業(yè)應(yīng)往屆畢業(yè)生 ;
3、目前正從事嵌入式系統(tǒng)硬件開發(fā)，希望進一步深造的人士;
服務(wù)目標
培養(yǎng)學(xué)員熟練掌握和使用基于cpld/fpga的數(shù)字系統(tǒng)開發(fā)工具、開發(fā)流程，能夠獨立解決開發(fā)中常見問題，能夠自主進行成熟的基于cpld/fpga的數(shù)字系統(tǒng)設(shè)計。
課程特點
1、很多知識都是寶貴的經(jīng)驗積累
2、注重知識與工程的結(jié)合 ，以項目的觀點看待問題
基礎(chǔ)要求
具有一定的數(shù)字電路基礎(chǔ)
課時安排
開班時間：2009年9月19日
課時安排:64課時，每天8課時。周末上課(周六~~周日上課)
課程內(nèi)容 嵌入式系統(tǒng)概述 eda技術(shù)及常見eda設(shè)計工具
quartusⅱ開發(fā)環(huán)境簡介 原理圖設(shè)計輸入方式
erilog hdl語言基本語法以及簡單邏輯設(shè)計 erilog hdl語言中復(fù)雜邏輯設(shè)計以及狀態(tài)機的使用
erilog hdl語言與原理圖設(shè)計方式的綜合使用 如何在quarts軟件下使用modelsim進行仿真
內(nèi)嵌式邏輯分析儀的使用 sopc builder開發(fā)工具介紹
niosⅱ嵌入式軟核處理器設(shè)計 系統(tǒng)級設(shè)計
lcd原理及接口電路設(shè)計 cfi接口flash的燒寫
nios ii c2h compiler基礎(chǔ)知識 利用nios ii c2h compiler如何加速嵌入式軟件開發(fā)
在niosii上使用uc/os-ii操作系統(tǒng) 用戶自定義外設(shè)的實現(xiàn)
項目綜合
(一)、報名
*統(tǒng)一報名
(二)、外地學(xué)員安排
對于需要食宿安排的外地學(xué)員，可以協(xié)助解決，不過需要您提前向進行預(yù)定。
后續(xù)服務(wù)
本課程為學(xué)員提供完善的后續(xù)服務(wù)，包括：
免費成為嵌入式俱樂部會員
有機會享受每年至少12場相關(guān)技術(shù)的專題講座
隨時獲得項目或?qū)嵺`機會
后續(xù)工作疑難問題幫助，輔助您在工作單位更快的發(fā)展
嵌入式，優(yōu)質(zhì)服務(wù)助你盡早成功！
