服務(wù)目標(biāo)
培養(yǎng)學(xué)員熟練掌握和使用基于cpld/fpga的數(shù)字系統(tǒng)開(kāi)發(fā)工具、開(kāi)發(fā)流程，能夠獨(dú)立解決開(kāi)發(fā)中常見(jiàn)問(wèn)題，能夠自主進(jìn)行成熟的基于cpld/fpga的數(shù)字系統(tǒng)設(shè)計(jì)。
課程特點(diǎn)
1、很多知識(shí)都是寶貴的經(jīng)驗(yàn)積累
2、注重知識(shí)與工程的結(jié)合 ，以項(xiàng)目的觀點(diǎn)看待問(wèn)題
基礎(chǔ)要求
具有一定的數(shù)字電路基礎(chǔ)
課時(shí)安排
開(kāi)班時(shí)間：2009年9月19日
課時(shí)安排:64課時(shí)，每天8課時(shí)。周末上課(周六~~周日上課)
課程內(nèi)容 嵌入式系統(tǒng)概述 eda技術(shù)及常見(jiàn)eda設(shè)計(jì)工具
quartusⅱ開(kāi)發(fā)環(huán)境簡(jiǎn)介 原理圖設(shè)計(jì)輸入方式
erilog hdl語(yǔ)言基本語(yǔ)法以及簡(jiǎn)單邏輯設(shè)計(jì) erilog hdl語(yǔ)言中復(fù)雜邏輯設(shè)計(jì)以及狀態(tài)機(jī)的使用
erilog hdl語(yǔ)言與原理圖設(shè)計(jì)方式的綜合使用 如何在quarts軟件下使用modelsim進(jìn)行仿真
內(nèi)嵌式邏輯分析儀的使用 sopc builder開(kāi)發(fā)工具介紹
niosⅱ嵌入式軟核處理器設(shè)計(jì) 系統(tǒng)級(jí)設(shè)計(jì)
lcd原理及接口電路設(shè)計(jì) cfi接口flash的燒寫
nios ii c2h compiler基礎(chǔ)知識(shí) 利用nios ii c2h compiler如何加速嵌入式軟件開(kāi)發(fā)
在niosii上使用uc/os-ii操作系統(tǒng) 用戶自定義外設(shè)的實(shí)現(xiàn)
項(xiàng)目綜合
(一)、報(bào)名
*統(tǒng)一報(bào)名(028) (028)
(二)、外地學(xué)員安排
對(duì)于需要食宿安排的外地學(xué)員，可以協(xié)助解決，不過(guò)需要您提前向進(jìn)行預(yù)定。
后續(xù)服務(wù)
本課程為學(xué)員提供完善的后續(xù)服務(wù)，包括：
免費(fèi)成為嵌入式俱樂(lè)部會(huì)員
有機(jī)會(huì)享受每年至少12場(chǎng)相關(guān)技術(shù)的專題講座
隨時(shí)獲得項(xiàng)目或?qū)嵺`機(jī)會(huì)
后續(xù)工作疑難問(wèn)題幫助，輔助您在工作單位更快的發(fā)展
嵌入式，優(yōu)質(zhì)服務(wù)助你盡早成功！
